[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Warning L-1/C0 : #0 Warning: Cannot link cell 'pp/l' to its reference design 'FD'. (FPGA-LINK-2)
Warning L-1/C0 : #0 Warning: The cell '/pp/l' is not linked to any design. (FPGA-CHECK-4)
0 error(s) 2 warning(s) found
Хочешь проект намылю? А то я боюсь что не точно объяснил, что хочу...
E-mail: info@telesys.ru