Как вход он всегда работает.. Только Z в него записать, и читайте.. (+) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Как вход он всегда работает.. Только Z в него записать, и читайте.. (+)

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено Dr.Alex 05 октября 2004 г. 16:01
В ответ на: Подскажите как правильно работать с портом типа inout в VHDL. отправлено d_y 05 октября 2004 г. 15:41

Или как в верилоге -
assign ad = ad_oe ? ad_reg : {32{'bZ}}; (ver)
ad <= ad_reg when ad_oe else (others => 'Z'); (vhdl)

Отправка ответа