[an error occurred while processing this directive]
|
##### END TIMING REPORT #####
Design view:work.ii2c(arc)
Selecting part epm3128atc100-5
Simple logic gate equivalents: 286
Register bits: 98 (46 using enable)
EABs: 0
I/O cells: 38
Details:
Front: 1
Front_1: 1
Front_2: 1
SOFT: 2
S_DFF: 52
S_DFFE: 46
and: 222
false: 6
i2c_bit: 1
i2c_byte: 1
inv: 154
mux: 30
or: 2
tri: 8
true: 6
xor: 19
Mapper successful!
Process took 1.883 seconds realtime, 2.002 seconds cputime
Synthesis has been completed.
Synthesis status: 0 errors, 0 warnings
синтезировался мастер с интерфейсом на шину wishbone..
слейв кадата делали из ентого мастера путум небольших переделок по синхронизации и занимал он на 20 - 25 ячеек меньше
E-mail: info@telesys.ru