Отправлено d_y 18 октября 2004 г. 21:26 В ответ на: А разве нету у циклона dedicated LVDS клоковых входов? Вот у APEX точно были. отправлено SM 18 октября 2004 г. 20:22

Судя по документации CLK0 и CLK1 (это PLL1) могут использоваться в single ended и дифференциальных режимах в том числе LVDS, для обеспечения выхода используются выводы PLL1_outp и PLL1_outn тоже в режимах single ended и LVDS.
Т.е. я получаю глобальный клок по LVDS с ног CLK0 и CLK1, затем при помощи мегафункции PLL реализуется выход в режиме LVDS на выводы PLL1_outp и PLL1_outn, которые в свою очередь будут являтся входами для следующего кристалла на выводы CLK0 и CLK1.
В cyclone_device_handbook.pdf на стр 219 (Section IV 9 гл.) есть рис 9-3. Там нарисовано как в циклоне реализуется LVDS. Вопрос по согласующим резисторам, обязательно ставить между каждым из кристаллов последовательно 120 Ом и параллельно 170 Ом и 100 Ом. Либо просто пропустить как Вы говорили через все LVDS трассу, а в конце терминатор на 100 Ом ?

• Да резисторы нужны. В циклоне LVDS-выходы не честные (+) — SM   (19.10.2004 10:39, 210 байт)
  • Ответ: А если включать — d_y   (19.10.2004 14:01, 806 байт)
  • А разве нельзя добиться нужной фазировки при помощи самой PLL (точно не помню) ? — _Aquarius_   (19.10.2004 11:10, пустое)
    • Да вроде можно, но разброс параметров от чипа к чипу... Хотя смотреть надо. — SM   (19.10.2004 11:20, пустое)