Отправлено SM 20 октября 2004 г. 18:59 В ответ на: Вот не пойму физический смысл Th (hold time) у CMOS-триггера отправлено осознаватель 20 октября 2004 г. 18:00

чтобы не было метастабильного состояния. Которое произрастает из того, что в процессе переключения аналоговых ключей и одновременно происходящем фронте на входе данных часть заряда с затвора буфера утекает в ногу данных, и в результате остается потенциал в около-пол-питания. И когда открывается ключ обратной связи возникает "непонятка" либо в виде осцилляции (это все таки триггер шмитта, да емкости, да индуктивности...) или начинается долговременный выход в 0 или 1 из этой "середины" сопровождаемый жрачкой.

Чтобы этого не случилось, должено быть выполнено условие по hold time. В альтере специально задерживают входные сигналы (задержка отключабельная или регулируемая от семейства), чтобы они приходили с запозданием от клока. Отсюда при включенной задержке небольшие отрицательные времена Th.

Ну а внутри чипа это делается правильной разводкой и правильным выбором гейтов, это все работа синтезатора (не того, чем Вы синтезируете, а того, чем они саму ПЛИС делали).

• Это да, но то что Вы сказали, относиться к setup-time. — осознаватель   (20.10.2004 19:14, 421 байт)
  • Повторю еще раз (+) — SM   (20.10.2004 20:07, 539 байт)
    • Не факт. Времена Tsu и Th из даташита Стратикса: 10pS и 100pS соответственно. — осознаватель   (20.10.2004 21:02, 541 байт)
      • Короче - возьмите например HSPICE и либы от какой-нить технологии 0.13 (+) — SM   (20.10.2004 23:31, 152 байт)
        • Ответ: Вы что все работаете на 10 Гигагерцах, к чему такое внимание к величинам порядка 100 пС? — murid0   (21.10.2004 09:14, 538 байт)
          • Я про (+) — SM   (21.10.2004 10:37, 560 байт)
            • Ответ: Да пора это упорядочит, попробую скоро написать про многофазное тактирование. — murid0   (21.10.2004 13:48, пустое)