|
|
Постановка задачи: на плате будет четыре Циклона с разными прошивками. Требуется обойтись одной конфигурационной микросхемой. Предстоит разработать плату, не хотелось бы ошибиться. Прочитал Альтеровскую документацию, понял следующее.
1. Входы MSEL0 и MSEL1 первого в цепочке Циклона - на GND (active serial programming).
2. Входы MSEL0 остальных трех Циклонов - к Vсс, MSEL1 - на GND (passive serial programming).
3. Сигнал DCLK идет параллельно на одноименные входы всех Циклонов и конфигурационной микросхемы EPCS1 и на 1 ногу разъема ByteBlaster II.
4. Сигнал DATA идет параллельно на одноименные входы всех Циклонов и конфигурационной микросхемы EPCS1 и на 7 ногу разъема ByteBlaster II.
5. Ноги CONF_DONE всех четырех Циклонов соединены вместе, подключены к 3 ноге разъема ByteBlaster II и подвешены через pullup 10k к Vcc.
6. Ноги nCONFIG всех четырех Циклонов соединены вместе, подключены к 5 ноге разъема ByteBlaster II и подвешены через pullup 10k к Vcc.
7. Ноги nSTATUS всех четырех Циклонов соединены вместе и подвешены через pullup 10k к Vcc.
8. Сигнал ASDO первого Циклона - к 9 ноге разъема ByteBlaster II и ко входу ASDI EPCS1, у остальных Циклонов этот сигнал не задействован.
9. Сигнал nCSO первого Циклона - к 8 ноге разъема ByteBlaster II и на вход nCS EPCS1, у остальных Циклонов этот сигнал не задействован.
10. Вход nCE первого Циклона - к GND, а дальше по цепочке: выход nCEO первого Циклона ко входу nCE второго Циклона, выход nCEO второго Циклона ко входу nCE третьего Циклона, выход nCEO третьего Циклона ко входу nCE четвертого Циклона, выход nCEO четвертого Циклона не задействован.
Поправьте, ежли что-то не так.
Дмитрий, Томск.
E-mail: 
info@telesys.ru
