|
|
Не все понял из Вашего сообщения, поэтому отвечу как понял :)
Системную синхронизацию можно решить, к примеру, вот как:
1. АЦП, как правило , имеют выход готовности цифровых данных. Этот цифровой выход имеет ту же частоту, что и тактирующий его сигнал, но может быть сдвинут и/или иметь изменению скважность. Ничто не мешает его подать через последовательный резистор в качестве тактирующего на FPGA, для которой джиттер уже не важен.
2. Использовать дифференциальный исходный тактирующий сигнал с низким джиттером. Подать его на АЦП и на FPGA, допускающей входной диф. клок, либо использовать конвертор LVPECL/LVDS – LVTTL в противном случае. Диф. трассы делаются, как правило, с заданным волновым сопротивлением (microstrip, stripline), для чего надо использовать сопровождение от аналоговой земли, которая только подводит трассы к FPGA или конвертору, но не соединяется с их цифровой землей. Конечно это несколько вредит чистоте сигнала, но для цифрового диф. вполне допустимо.
E-mail: 
info@telesys.ru
