Отправлено SM 21 декабря 2004 г. 17:11 В ответ на: Это для Циклона и есть. 17 ячеек. отправлено dxp 21 декабря 2004 г. 17:09

• Какая разница? Синплифай выдает Квартусу файл, (+) — dxp   (21.12.2004 17:29, 374 байт)
  • А слабо в 14 (или меньше) LE на верилоге? — SM   (21.12.2004 17:33, пустое)
    • Самое прикольное что ни Synplify, ни Synopsys мою VHDL реализацию в уже запаянный кристал на плате втиснуть не смогли, а MAX+plus смог да ещё и места чуть осталось для устранения слабых мест реализации. — IO   (22.12.2004 11:44, пустое)
      • Реализацию чего? Этого арбитра что-ль которую тут мусолим? — SM   (22.12.2004 11:48, пустое)
        • Да я так, к слову о реализациях синтезатора. Что сторонние фирмы не всегда дают оптимальность по ресурсам микросхемы. — IO   (22.12.2004 13:25, пустое)
    • Тут дело не в Верилоге, а в синтезаторе. (+) — dxp   (22.12.2004 07:30, 868 байт)
      • И понятно, что в синтезаторе. Я имею в виду уложить в 14 именно поведенческое описание чем-либо существующим. — SM   (22.12.2004 09:28, пустое)
        • Поэкспериментировал. (+) — dxp   (22.12.2004 11:34, 734 байт)
          • Ответ: (+) — SM   (22.12.2004 11:40, 119 байт)
            • Короче когда начинаешь сам синтезатором работать, то получается 12LE. Вот. — SM   (22.12.2004 14:23, пустое)
      • Да, только для этого придется еще и научиться (+) — SM   (22.12.2004 09:26, 137 байт)
        • Спору нет, при проектировании железа и думать надо "по-железному", но (+) — dxp   (22.12.2004 11:24, 422 байт)
  • Да просто по леонардо помню, что квартус там то впихнел лишний LE, то выкинет... — SM   (21.12.2004 17:32, пустое)
    • Наверное такое возможно, если разрешить оптимизации на физическом уровне при фиттинге. А если это не разрешено, то Квартус не выпендривается. — dxp   (22.12.2004 07:17, пустое)