[an error occurred while processing this directive]
|
у меня два вендора, один - альтера, второй - TSMC.
Делаю проект, в котором нет блоков памяти, умножителей и умножителей-накопителей (ну последних у меня нет вообще пока). Однако в ВЕРХНЕМ уровне проекта делаю порты для подключения всего этого. Далее. Для каждой из технологий пишу САМЫЙ ВЕРХНИЙ уровень, в котором подключаю на имеющиеся порты того, верхнего, уровня все зависящие от технологии запчасти, а также делаю обвес I/O pad'ами (для ПЛИС этого не надо, вместо этого просто assign'ы, а вот для ASIC надо). Получается что внутри "верхнего" уровня проекта нет ничего зависящего от техпроцесса, а в "самом верхнем" исключительно зависящее от него.
E-mail: info@telesys.ru