Отправлено Elresearch 29 декабря 2004 г. 11:44

Если смотреть в Xilinx FPGA Editor-е на GCLKBUF, то у него есть вход CE. В библиотеке элементов GCLKBUF (он же BUFG) без этого управляющего сигнала. Ну очень нужно завести 4-ре клока с внешних глобальных пинов на глобальную шину (через 4-ре BUFG с CE). Можно на VHDL-е, можно в схематике. Заранее благодарен. Elresearch