Отправлено andrew_b 30 декабря 2004 г. 12:11 В ответ на: Хелп! Синтезатор материться на атрибуты экземпляра блочной памяти (Xilinx, Verilog) (+) отправлено Doka 29 декабря 2004 г. 17:49

• Ответ: нет ну постойте. как это для симуляции???... тогда бы они были ограничены директивами препроцессора как в их примере на VHDL - но для Verilog'a же они так не предлагают делать — Doka   (30.12.2004 12:41, 93 байт)
  • Это зависит от синтезатора. (+) — andrew_b   (30.12.2004 13:15, 129 байт)
    • В догонку. "Меня терзают смутные сомнения", что в одном языке можно использовать компонент с параметрами, а в другом нет. — andrew_b   (30.12.2004 13:18, пустое)
      • дык.. в том-то и вся трагедия, юзаю XST, описываю память и ИНИТы как xilinx рекомендует - полюбому д.б. работать((((( — Doka   (30.12.2004 13:37, пустое)
        • Смотрите пример в Libraries Guide (+) — andrew_b   (30.12.2004 14:02, 101 байт)
          • cамое грустное что именно так у меня в XST не работает(( этот же пример есть в Language Templates в ISE — Doka   (30.12.2004 14:40, пустое)
            • а что, у всех не работает пример из x*s*t, а у Вас работает... так хотите? — jack_   (31.12.2004 04:35, пустое)