Отправлено Eugenius 17 января 2005 г. 17:54

Делали устройство на PCI 32/33. Устройство записывает данные в память PC.

В механизме записи данных в режиме Bus Master было сделано так, что адреса данных в начале каждой транзакции выровнены по 4/8 слов (16/32 байт). Причем в случае Target Abort транзакция попросту снова инициировалась с начала. Все работало на 5+.

При проектировании следующего устройства механизм записи данных решено было усовершенствовать. Теперь выравнивания адресов по 4/8 слов нет, адресуемся с точностью до слова. И вот тут появилась проблема. Система пропускает первые несколько (обычно 6) транзакций (по 1-4 слова) а дальше начинает нещадно рубить стопы после первого переданного слова. То есть дальше ВСЕ транзакции имеют длину 1 слово, дальше Target Abort. Включаем выравнивание - все ОК, количество стопов минимальное. Чипсеты PC: Intel 850, 865. Память DDR400 в двухканальном режиме. Процессор ничем не загружен.

Вспомнили, что ранее, при проектировании устройства на PCI 64/66 (передача шла burst'ами по 16 слов) наблюдали картину, что если вдруг плата обрубила burst, то остаток передавался так же по 1 слову. Дальше система работала нормально.

Кто-нибудь может объяснить такое поведение чипсетов материнских плат? Что я не знаю? Что читать?

• так вам надо сначала разобраться со своей коркой. она однозначно че-то не то делает. например - неправильно считает parity. потому что просто так хост ничего не пропускает. — vhdlshik   (18.01.2005 11:25, пустое)
  • PCI Core от Xilinx. В том-то все и дело, что ошибок никаких не замечено. Target рубит транзакции при "некрасивом" адресе. Есть подозрение, что это связано с работой контроллера памяти. Сейчас читаю доку по чипсетам. Хотя есть подозрение, что не поможет. :( — Eugenius   (18.01.2005 16:02, пустое)