Отправлено cms 20 января 2005 г. 12:04 В ответ на: Ну да, я просто взял и соединил проводами плису и ацп, и с плисы подал клок отправлено _pavel 20 января 2005 г. 05:34

Задержка сигналов относительно защелкивающего клока получается
dTclk2adc + dTadc + dTdata2fpga, т.е. эквивалентная длинна больше 20 сантиметров. Защелкивать входные данные надо по выровненному с данными клоку. Подвигайте его относительно данных.

Еще, не знаю как в SpartanII, но в современных FPGA есть опция Fast Input register - т.е. для фиксации данных используется регистер, встроенный в IOB, а не обычный из LE.