[an error occurred while processing this directive]
|
Квартус тогда сгенерит окончательный нетлист (на Verilog или VHDL - как указано будет) и sdf файл, где времянки прописаны. После этого оба этих файла скармливаются симулятору. Еще потребуется библиотека АТОМов. Она тоже есть в Квартусе. Тестбенч как обычно.
E-mail: info@telesys.ru