[an error occurred while processing this directive]
|
Вобщем есть проект в котором планируется применение Altera CPLD, содержащая небольшую логическую схему.
Требования по количеству требуемых портов ввода/вывода - около 55 и внутренних триггеров - 24.
Соответсвенно хотелось бы использовать оптимальную для этого варианта EPM3064A-TQFP100.
Вопрос: Правильно ли начинать с разработки принципиальной схемы с оптимизацией для разводки печатной платы? затем уже разрабатывать проект на ПЛИС как это идет по планам начальства... Наши разработчики ругаются, что так делать нельзя, однако пользуются они MAX+II... Будет ли Quartus проводить внутреннюю трассировку оптимальней?
E-mail: info@telesys.ru