Отправлено Shtirlits 14 февраля 2005 г. 19:53

Посмотрев изрядное количество "корок" и тестов к ним, я понял, что описанное на ***HDL тестируется как "черный ящик".
Тесты генерируют входные сигналы, а иногда еще и сравнивают выходые с эталоном, при отклонениях выдают сообщения об ошибках.
Так как почти все схемы сложнее инвертора протестировать во всех режимах не хватит жизни, то такие тесты позволяют только обнаружить ошибку, а не доказать ее отсутствие.

Может быть есть какие-то средства, позволяющие определять эквивалентность схем?
Хочется работать примерно так:
1) Сначала пишется несинтезируемый вариант, который не учитывает архитектуру железа, модель создаваемого устройства. Предполагается, что сосредоточившись только на спецификации устройства, можно сделать меньше ошибок.
2) Синтезируемый вариант, эквивалентность первому проверяется автоматически этим самым средством. При написании все внимание уделяется только архитектуре железа и реализации, контроль правильности автоматический.

Может я что-то пропустил и такое средство давно существует и всеми используется?

• Ответ: (+) — SM   (15.02.2005 08:11, 901 байт)
  • Да, но я как правило сразу все таки пишу синтезируемый вариант, уж привычка... А есть кстати (+) — SM   (15.02.2005 15:21, 82 байт)
    • Меня интересовал вопрос, не пропустил ли я что. Не пропустил :( (-) — Shtirlits   (15.02.2005 16:22, пустое)
  • Спасибо. Хлам из пункта 2 нужен только для .VCD и является побочным продуктом для написания теста? (-) — Shtirlits   (15.02.2005 14:00, пустое)
• Как описано в умных книжках (+) — -=Sergei=-   (14.02.2005 20:58, 1717 байт)
  • Вот это НАВЕРНОЕ меня и злит, так как работаю я именно так (-) — Shtirlits   (14.02.2005 23:32, пустое)