[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Так как схема уже разведена, то номера ножек уже предопределены.
Я для каждого вывода ввожу i/o marker, присваиваю ему атрибут LOC с номером вывода. Далее подключаю их ко всяким ibuf, obuf, ofd и т.д.
Замучался я вот с чем: переход между шиной и отдельным выводом. Получается, что в Xilinx-е либо все провода шиной, либо все порознь.
Например, выводится из кристалла шина адреса A18..A0. Я ввожу 19 штук i/o marker-ов, называю их A(18)..A(0), каждому назначаю атрибут LOC с номером вывода. Все эти адресные линии у меня берутся с OFD выходов: ставлю один OFD16 и три OFD, называю выход первого A(15:0), остальных A(16), A(17), A(18). И вот тут проверка схемы на валидность дает ошибки на последние три одиночных связи, мол они названы как биты шины, а ее нет и еще что-то. Я так понимаю А(18) и А18 не одно и то же.
Такого гемороя в Альтере не было, там хочешь шиной тащи, хочешь возьми одну связь из шины, как угодно.
Как тут быть? Уж больно не хочется ставить 19 штук одиночных OFD.
E-mail: info@telesys.ru