[an error occurred while processing this directive]
Синтаксис уж больно уродский у Verilog и VHDL. AHDL человек уже знает и на максе делать собирается. Если пишу одно и то же на AHDL и VHDL, то на AHDL быстрее получается. Ну и кроме того ещё Xport есть.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
ux 04 марта 2005 г. 15:33
В ответ на: Не согласен. (+) отправлено
DPAVLOV 04 марта 2005 г. 15:12