Отправлено yes 28 марта 2005 г. 16:34 В ответ на: Ответ: отправлено Andy-P 28 марта 2005 г. 15:33

буду разбираться...

про систему - PLL на АЦП, через /2 на ПЛИС (может даже /4 - если АЦП с демуксом), там восстанавливается фазность/скважность (собственно это я назвал "виртуальным клоком")

наверно на каждый порт надо свою DCM (это управляемая задержка в Xilinx) ставить, хотя может и одной обойтись - на плате скомпенсировать