[an error occurred while processing this directive]
Фтопку такой симулятор. Generate в VHDL (в отличие от Verilog) был изначально.
(«Телесистемы»: Конференция 'Программируемые логические схемы и их применение')
Отправлено
andrew_b
15 апреля 2005 г. 10:51
В ответ на:
до вчерашнего дня работал на 6.2, там не было поддержки генерейта :((
отправлено des00 15 апреля 2005 г. 10:41
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru