[an error occurred while processing this directive]
Как в Verilog назначить пины выходам-выходам минуя квартусовский pin assigment? С комментариями типа /* synthesis...*/ ничего не получается.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
mezzanine
11 мая 2005 г. 00:49
Составить ответ
|||
Конференция
|||
Архив
Ответы
Help/Search/chip_pin.
—
Fat Robot
(11.05.2005 01:13, 22 байт)
да, в модуле верхнего уровня заработало
—
mezzanine
(11.05.2005 13:41
83.237.249.52
,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru