[an error occurred while processing this directive]
|
Использование задержки на логических элементах для измерения временных интервалов. Сильная зависимость от флуктуаций PVT (процесс-температура-напряжение). На ПЛИСах эта методика тоже применима, только еще добавляется флуктауции, вносимые узлами коммутации. Ну, естественно времязадающие цепочки должны быть залочены на уровне разводки, иначе при каждой перекомпиляции проекта будут совсем разные времена.
Задержка на LUTе у Стратикса, например, чуть менее 1nS. Цепочка из 32 лутов самогенерирует на частоте 37МГц.
E-mail: info@telesys.ru