Отправлено khach 12 мая 2005 г. 14:28 В ответ на: Ответ: Тоесть решение в принципе не совсем хорошее, хотя работает у немцев. отправлено <font color=gray>d_y</font> 12 мая 2005 г. 11:54

все температурные и эффекты питания компенсируються с помощью DLL, ячейки которой топологически расположены рядом с TDC (time to digital) структурой. На FPGA получаеться плохо - неизвестна топология. Лучше всего по повторяемости было на внешней CPLD и управлять ее напряжением питания ( в пределах допустимого)