[an error occurred while processing this directive]
Quatrus компиляция и имплементация - как заставить фиттить нормально ?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено arexol 23 мая 2005 г. 17:09

У меня большой проект и он работает на частоте 100 Мгц
Фиттер в кватрусе 4.0 с первой попытки его не фиттит и после этого говорит :
Info: Can't fit design in device -- retrying with increased optimization, which may result in a longer processing time
И после этого - просто супер как фиттит - все временные параметры выдерживает - коточе всё ок.
Только как заставить эго фиттить так всегда ?
Какие опции он изменяет после первой неудачной попытки ?

Самая главная херня состоит в том что если ему удаётся зафиттить с первого раза он никогда не укладывается во временные требования !!!!
Что делать ?

Вот что в консоли кватруса при удачной компиляции с 2х попыток выходит:

Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 46 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 8.834 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X12_Y7; Fanout = 1; REG Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|sdram_v1_input_efifo_module:the_sdram_v1_input_efifo_module|entry_0[18]'
Info: 2: + IC(1.606 ns) + CELL(0.340 ns) = 1.946 ns; Loc. = LAB_X25_Y9; Fanout = 4; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|sdram_v1_input_efifo_module:the_sdram_v1_input_efifo_module|i26~6'
Info: 3: + IC(0.336 ns) + CELL(0.225 ns) = 2.507 ns; Loc. = LAB_X25_Y9; Fanout = 1; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i322~247'
Info: 4: + IC(1.058 ns) + CELL(0.340 ns) = 3.905 ns; Loc. = LAB_X30_Y13; Fanout = 1; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i322~250'
Info: 5: + IC(0.473 ns) + CELL(0.088 ns) = 4.466 ns; Loc. = LAB_X30_Y13; Fanout = 9; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i322~251'
Info: 6: + IC(0.336 ns) + CELL(0.225 ns) = 5.027 ns; Loc. = LAB_X30_Y13; Fanout = 31; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i49~9'
Info: 7: + IC(0.473 ns) + CELL(0.088 ns) = 5.588 ns; Loc. = LAB_X30_Y13; Fanout = 8; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i~15457'
Info: 8: + IC(1.040 ns) + CELL(0.340 ns) = 6.968 ns; Loc. = LAB_X34_Y17; Fanout = 2; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i~15468'
Info: 9: + IC(0.282 ns) + CELL(0.454 ns) = 7.704 ns; Loc. = LAB_X33_Y17; Fanout = 1; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|m_data[2]~COMB_OUT'
Info: 10: + IC(0.976 ns) + CELL(0.154 ns) = 8.834 ns; Loc. = IOC_X32_Y21_N0; Fanout = 1; REG Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|m_data[2]'
Info: Total cell delay = 2.254 ns ( 25.52 % )
Info: Total interconnect delay = 6.580 ns ( 74.48 % )
Info: Estimated interconnect usage is 74% of the available device resources
Info: Fitter placement operations ending: elapsed time = 96 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 126 seconds
Info: Can't fit design in device -- retrying with increased optimization, which may result in a longer processing time
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 9.098 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X15_Y9; Fanout = 1; REG Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|sdram_v1_input_efifo_module:the_sdram_v1_input_efifo_module|entry_0[18]'
Info: 2: + IC(1.436 ns) + CELL(0.340 ns) = 1.776 ns; Loc. = LAB_X10_Y17; Fanout = 4; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|sdram_v1_input_efifo_module:the_sdram_v1_input_efifo_module|i26~6'
Info: 3: + IC(0.336 ns) + CELL(0.225 ns) = 2.337 ns; Loc. = LAB_X10_Y17; Fanout = 1; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i322~247'
Info: 4: + IC(0.396 ns) + CELL(0.340 ns) = 3.073 ns; Loc. = LAB_X11_Y17; Fanout = 1; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i322~250'
Info: 5: + IC(0.473 ns) + CELL(0.088 ns) = 3.634 ns; Loc. = LAB_X11_Y17; Fanout = 9; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i322~251'
Info: 6: + IC(0.336 ns) + CELL(0.225 ns) = 4.195 ns; Loc. = LAB_X11_Y17; Fanout = 31; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i49~9'
Info: 7: + IC(0.473 ns) + CELL(0.088 ns) = 4.756 ns; Loc. = LAB_X11_Y17; Fanout = 8; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i~15457'
Info: 8: + IC(1.022 ns) + CELL(0.340 ns) = 6.118 ns; Loc. = LAB_X13_Y19; Fanout = 2; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|i~15464'
Info: 9: + IC(0.107 ns) + CELL(0.454 ns) = 6.679 ns; Loc. = LAB_X13_Y19; Fanout = 1; COMB Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|m_data[4]~COMB_OUT'
Info: 10: + IC(2.265 ns) + CELL(0.154 ns) = 9.098 ns; Loc. = IOC_X34_Y21_N0; Fanout = 1; REG Node = 'Alnios:inst4|sdram_v1:the_sdram_v1|m_data[4]'
Info: Total cell delay = 2.254 ns ( 24.77 % )
Info: Total interconnect delay = 6.844 ns ( 75.23 % )
Info: Estimated interconnect usage is 69% of the available device resources
Info: Fitter placement operations ending: elapsed time = 348 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 181 seconds
Info: Duplicated 69 combinational logic cells to improve design speed or routability
Info: Duplicated 270 registered logic cells to improve design speed or routability
Info: Completed Fixed Delay Chain Operation

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru