Отправлено Victor Yurchenko 23 мая 2005 г. 18:13 В ответ на: умножение на 4 отправлено <font color=gray>yuha</font> 23 мая 2005 г. 17:55

Подать на FPGA требуемые мегагерцы, а затем делить и выдать наружу 512 кГц на остальную схему? Тогда и PLL не нужна.

• Ответ: на входе у меня имеются основные потоки данных на стандартных частотах 512 кГц, 1024 кГц, 2048 кГц мне необходимо произвести уплотнение этих данных с другими потоками. При этом частота уплотненного потока имеет некую кратность со входной - к примеру 512 кГц --> 33280 кГц — yuha   (24.05.2005 10:04 213.234.227.139, 273 байт)
  • Для ориентации: — zlyh   (26.05.2005 15:12 80.82.61.29, 297 байт)
  • прочувствуйте свою задачу(+) — net   (25.05.2005 07:56 83.237.5.88, 483 байт)
• Похоже, у него 512кГц - какая-то сверхстабильная безджиттеровая спецчастота. Я как-то был вынужден синхронизироваться от внешних 4 кГц. — druzhin   (23.05.2005 18:18 80.92.98.198, пустое)
  • Тогда при использовании PLL он получит джиттер гарантировано. — Victor Yurchenko   (23.05.2005 21:00 213.227.194.173, пустое)