Причем "ассемблер" с почти всеми возможностями того-же верилога, даже круче в части типов. («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Причем "ассемблер" с почти всеми возможностями того-же верилога, даже круче в части типов.

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено SM 01 июня 2005 г. 15:58
В ответ на: AHDL - это как ассемблер. Если его знаешь, то знаешь, что внутри ПЛИС. Верилог - абстракция от внутренностей, как С. отправлено SM 01 июня 2005 г. 15:57

Составить ответ ||| Конференция ||| Архив

Ответы

В чем круче? Знаковые типы есть? — dxp (02.06.2005 09:01 194.226.180.10, пустое)
- Нет (в верилоге, не 2001, тоже кстати нет), зато можно объявить переменную типа любого модуля, где модули не только примитивы, а и самописные. И сделать например двумерный массив такого типа. Слабо на верилоге? — SM (02.06.2005 12:47 213.141.159.26, пустое)
  - Знаковый тип полезен. А сделать двумерный массив из модулей не пробовал. Одномерный с помощью generate делал. — dxp (02.06.2005 15:31 194.226.180.10, пустое)
    - Нет, не двумерный массив из модулей, а описать свой модуль, объявить переменную с типом этого модуля, и ей орудовать во всех подряд выражениях. — SM (02.06.2005 16:09 213.141.159.26, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru