[an error occurred while processing this directive]
|
синтез логики - Synopsys DC.
Формальная верификацие - Synopsys Formality.
STA - Synopsys PrimeTime.
Power Estimation - Synopsys PrimePower.
симуляция цифры - Verilog-XL
аналоговая схематика, симуляция, ручная разводка аналога, LVS, DRC, PEX - Cadence IC.
Automated Place&Route - Cadence IC.
ну а как... Это отдельный вопрос. Смотря что из вышеуказанного.
E-mail: info@telesys.ru