[an error occurred while processing this directive]
|
1. На вопрос что учить = учить оба, но сначала VHDL, потому как он более сложный, а после него Verilog.
2. На вопрос зачем учить :
VHDL = на него написано много, слишком много корок для FPGA и не зная его, просто все это добро останется за бортом.
Verilog = если вы собрались заработать не просто много денег, а
очень много, работать Вам с Asic, а вот тут Verilog пока
незаменим. И весь ASIC делают на Verilog XL. Да для VHDL
сейчас разработали некие библиотеки, которые равняют его
с Verilog XL, но процесс этот только в начальной стадии.
E-mail: info@telesys.ru