[an error occurred while processing this directive]
|
вывод вами сделан не совсем верно (хотя может быть вы и правы, но я не видел отчет синтезатора).
ИМХО если следовать "золотому" правилу - все выходы блока должны быть регистровыми, то блок что самостоятельно, что в проекте будет синтезирован одинаково. Но при этом следует учитывать сложность комутации выводов блока, т.к. может не хватить трассировочых ресурсов) и сложность логики на входе блока, т.к. при синтезе одиночного блока задержка на входе входит не в расчет периода по клоку, а в расчет времени предустановки (offset before clock), а в проекте при регистровых выходах предыдущего блока это уже будет входить в в период клока.
E-mail: info@telesys.ru