Отправлено NovikM 25 июля 2005 г. 16:28 В ответ на: Сижу ругаюсь на ISE 7.1, кто работал с шиной inout подскажите плиз... отправлено <font color=gray>maphin</font> 25 июля 2005 г. 11:26

Собственные выводы из ковыряния этой проблемы примерно такие:

Задать в графическом редакторе тест-бенчей ISE 7.1.03 для двунаправленных сигналов входные состояния можно только для просмотра в самом редакторе. На симулежку они не передаются. В файлах *.xhw, которые собственно и являются VHDL-описанием тест-бенча, передаваемого на симулеж, есть только поведение входных сигналов, а для бидиров нет.
Поэтому собственные тесты, симулируемые в 6-ой версии, в 7-ом Исе запустить не удалось. Не на Моделсиме, не во внутреннем симуляторе Xilinx.
Пришлось перенести все тест-бенчи с Waweform на VHDL, благо в новом пакете появилась галка проверки синтаксиса и графического просмотра теста в Xilinx. Да и возможностей тестирования при таком варианте несравнимо больше. Правда жаль, что возможность создания простейших тестов графически стала малость пакоцаной. При этом раньше пусть и криво, но ехало!