|
|
Синтезируется оно конечно правильно.
Однако синтезатор выдает предупреждение
"A Synthesis/Simulanion mismatch is possible"
и его можно понять - если асинхронная загрузка
разрешена и меняются данные на входе, то они
изменяются и на выходе в синтезированной схеме.
(так и должно быть)
Однако в модели они изменяться не должны.
Поэтому и хотелось бы понять, как написать правильно?
E-mail: 
info@telesys.ru
