Отправлено des00 07 сентября 2005 г. 09:23

есть двухклоковый дизайн 1 частота ~30MHz, другая 100/200MHz.
развязанный между собой 2 ФИФО. Сигналы чтения, записи по клок доменам разнесены правильно (проверил раз на 10, да и в железе работатет).
Констрейны сиплифаю прописаны тоже, вроде бы, в соответсвии с требованиями документации.

Проблема в том, что симплифай находит дополнительную частоту (system), по сигалам записи, чтения со стороны более высокой частоты.
Причем на RTL ее нет, латчей на этим сигналам (записи, чтения) тоже нет.

В чем может быть проблема ?

• Ответ: — Postoroniy_v   (07.09.2005 13:10 62.118.34.166, пустое, ссылка)
• ответ "от балды": может внутри модуля этот сигнал на какой-то тактовый вход сигнал идет — yes   (07.09.2005 11:50 194.133.69.2, пустое)
  • нет, RTLку всю облазил, сигналы идут на разрешение записи и чтения, на клоке ВЧ клок и ничего больше — des00   (07.09.2005 11:59 80.89.147.5, пустое)