[an error occurred while processing this directive] [an error occurred while processing this directive]
|
Давно работаю с Max+Plus, шурупаю в AHDL, решил попробовать другой транслятор (FPGA Express v3.5).
Хотелось бы услышать мнение знатоков - каким языком лучше пользоваться, Verilog или VHDL ?
Verilog мне ближе (синтаксис чем-то неуловимо напоминает C, пишу на котором давно и плотно).
С другой стороны, Active-HDL v5.1, который я собираюсь использовать в качестве оболочки, как-то странно ведет себя с Verilog-ом, а с VHDL - без проблем.
Если не затруднит, поделитесь опытом ...
E-mail: 
info@telesys.ru
