Отправлено Шурила 19 апреля 2002 г. 19:54 В ответ на: Выравнивание фазы сигналов отправлено paha 19 апреля 2002 г. 15:28

Если сигналы от разных источников (разная частота), то только через буферную память. Однако надо помнить, что будут проскальзывания. Такие м/с выпускает например Dallas (http://www.maxim-ic.com/).

• Ответ: А реально ли реализовать такой контроллер на одной FPGA? Есть ли подводные камни при работе от неск. тактовых входов? Или есть где готовые примеры посмотреть? — Andy Great   (22.04.2002 09:56, пустое)
  • Да — Шурила   (23.04.2002 10:32, 295 байт)
    • Ответ: А если на одном блоке двухпортовой памяти? Для 16*2048 Кбит каналов надо 33 МГц тактовую памяти? Примеры ноу-хау? — Andy Great   (23.04.2002 12:28, пустое)
      • В общем на одном и делают (32.768МГц). Что есть "Примеры ноу-хау?"? — Шурила   (23.04.2002 19:08, пустое)
        • Ответ: Примеры реализации доступны или ноу-хау? А может эффективнее память загружать байтами уже после выделения цикловой синхронизации? — Andy Great   (24.04.2002 09:43, пустое)
          • Естественно — Шурила   (24.04.2002 10:04, 223 байт)
            • Ответ: А получится эластичную память использовать для коммутации интервалов? Т.е., в одном блоке и ЭП и матрица переключений? — Andy Great   (24.04.2002 16:50, пустое)
              • Сделать можно все, но — Шурила   (25.04.2002 09:53, 327 байт)
• Имеется ввиду FIFO с достаточно большой глубиной? — Victor®   (22.04.2002 09:19, пустое)