[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
--Signal used to stop clock signal generators
signal END_SIM: BOOLEAN:=FALSE;
-- Clock Genetator
CLOCK_CLK : process
begin
if END_SIM = FALSE then
CLK_p <= '0'; --0
wait for CLK_PER/2;
else
wait;
end if;
if END_SIM = FALSE then
CLK_p <= '1'; --1
wait for CLK_PER/2;
else
wait;
end if;
end process;
-- simulation process
WORK_PROC : process
begin
-- моделим что надо
...
-- промоделировали
END_SIM <= TRUE;
wait;
end process; -- end of stimulus process
Вообшем все сводится к тому, что как закончилось моделирование, отрубается частота и все (!!!!) процессы зависают в wait-ах, при этом в схеме перестают происходить какие либо процессы и симулятор, выдает об этом сообшение и останавливается..
E-mail: info@telesys.ru