|
|
Ничего странного в моих рассуждениях нет. Я не предлагал делать схемную реализацию на языке - Вы меня неправильно поняли. Я говорил лишь о том, что иногда бывает очень удобно проследить во что выливается тот или иной фрагмент языкового описания. Только и всего. И в синплифаевском technology viewer'е это сделать очень удобно.
Что касается сравнения способов ввода, то и языковой, и схемный - оба функциональные и по эффективности конечной реализации примерно равны. И все разговоры про то, что, дескать, схему-то мы на низком уровне рисуем, сразу конкретные примитивы указываем - ничего не значат: описание все равно функциональное, его точно так же обрабатывает синтезатор и генерирует конечный нетлист в функциональном соответствии. Вот если бы Вы прямо вводили описание на атомах (опять же не важно - схемой или текстом), указывая, как используются ячейки, какие значения масок LUT'ов, как что с чем соединяется, какие ячейки по каким адресам расположены (т.е. с учетом времянок на разводку) - вот тогда ДА - это было бы действительно на низком уровне, как в былые времена на рассыпухе схемы изобретали. Но никто в здравом уме сегодня так не делает. И все остальные способы - будь то схема из примитивов и LPM модулей, описание на AHDL, описание на Verilog/VHDL, - все это функциональное описание. К достоинствам первых двух следует отнести простоту, к достоинствам вторых - возможность делать, во-первых, функциональное моделирование как синтезируемой части, так и всей системы в целом, во-вторых, проводить моделирование всей системы целиком., что и делает их привлекательными для серьезной работы.
Что касается предупреждений по поводу 1'b1, то, во-первых, как Вы правильно сказали, это раздражает, особенно, когда их не десяток, а десятки и сотни (если проект большой), во-вторых, это не единственное место, где Квартус тупит (сейчас уже не помню, давно не пользовался им для синтеза).
E-mail: 
info@telesys.ru
