[an error occurred while processing this directive]
пример интерфейса avalon -> wishbone на verilog
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено id_gene 21 октября 2005 г. 14:30
В ответ на: да! мне надо прямо в ядро... отправлено SoftFAN 21 октября 2005 г. 14:05

module av2wb (
input av_clk_i, // avalon slave
output wb_clk_o, // wishbone master
input av_chipselect_i,
output wb_cs_o );
assign wb_clk_o = av_clk_i;
assign wb_cs_o = av_chipselect_i;
endmodule

вот к этой штуке можно в сопс-билдере с одной стороны прилепить процессор, а с другой - например ваш вишбоновский слейв, и задать базовый адрес. тогда если вы в программе обращаетесь по адресу - попадаете в свой блок
(остальные сигналы - адрес, данные - не указаны)

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru