Отправлено VG 02 ноября 2005 г. 11:50

Доброго дня всем участникам конференции. По моему собственному недосмотру возникла проблема. Проблема с подключением DDR памяти к Stratix EP1S10F484. Квартус ругается:

Error: Too many output and bidirectional pins in I/O bank 3 assigned near VREF pin H15 (VREFGROUP_B3_N1) on device EP1S10F484I6 -- no more than 20 output and bidirectional pins allowed near the VREF pin when voltage referenced pins are driving in, but there are potentially 27 pins driving out.

Шина данных - 16 разрядов, из них мне нужно фактически только 10. Допустим, я не буду использовать 6 ног. В этом случае остаётся проблема с одним выводом. Посоветуйте, что можно предпринять. Возможно ли однонаправленный сигнал адреса (один из его разрядов или все разряды) выводить из ПЛИС в память посредством стандарта 2,5V (вместо SSTL-2)? Или есть какие-нибудь другие варианты? Заранее спасибо.

• Можно попробовать патчик к квартусу, отключающий данную проверку. Пробегал здесь в конференции. — vmp   (03.11.2005 11:04 62.117.78.2, пустое)
  • Самому что-то не найти, если у кого есть - поделитесь пожайлуста, очень нужен — VG   (07.11.2005 10:39 213.148.165.94, пустое)

E-mail: info@telesys.ru