|
|
Дело обстоит следующим образом, проблемы возникли с реализацией контроллера динамической памяти на основе Альтеровской МегаФукнции DDR SDRAM Controller (v.3.1.0). Проект разрабатывается под Quartus II 5.0 (полная версия) с использованием указанной МегаФункции для кристалла Cyclone II EP2C35F484C6. Подключение микросхемы памяти (Samsung K4H56163BF-TCCC) осуществлена правильно (используются групповые линии, DQ, DQS и DM, заведено опорное напряжение для SSTL-2 Class 2 и т.д.). Контролер DDR правильно работает (с большой вероятностью) на запись, а вот на чтение – нет. Дело все в том, что регистры захвата (принимающие данные по DQS) не успевают захватить их, а принимают предыдущие данные (в данной мегафункции предусмотрена специальная задержка линий DQS, которой мне недостоточно). Это было проверено как экспериментально, так и по результатом временного моделирования. Проект работает на частоте 133 МГЦ (7,5 нс) (данные передаются на скорости 266). Время предварительной установки данных на этих регистрах примерно составляет 4-4,5 нс, т.е. в защелки попадают именно предыдущие данные (визордовской задержки около 1нс явно недостаточно). Необходимо принудительно задерживать линии DQS на время большее 4,5 нс. У меня не получается задавать время задержки распространения сигнала от контакта до внутренней ячейки, оперирую опцией Assigned Editor’a Input Delay from Pin to Internal Cells. Как мне осуществить эту задержку, в чем кроется причина. Может быть, настройки визорда МегаФункции сильнее моих, либо я не правильно задаю время задержки. Подскажите, кто может. ПЛИз.
|
|
E-mail: 
info@telesys.ru
