|
|
Пытаюсь освоить моделирование во встроенном симуляторе.
Модуль:
module test (F20M,F16M,MD2,MD0,OSC40,RST,PRG);
input OSC40,RST,PRG;
output F20M,MD0,MD2,F16M;
reg MD2,MD0;
reg [2:0] Div5;
reg Clock20m;
reg Mode;
wire Clock16m;
assign Clock16m=Div5[1];
assign F16M=Clock16m;
assign F20M=Clock20m;
initial begin
Clock20m=0; Mode=0;
Div5=3'b000; MD0=0; MD2=0;
end
always @ (posedge OSC40) begin Clock20m=!Clock20m; end
always @ (posedge OSC40 or negedge OSC40) begin Div5=(Div5==3'b100)? 0 : Div5+1;
end
always @ (negedge RST) begin Mode=!PRG; end
always @ (Mode) begin MD2=Mode; MD0=(Mode==1)? 1'b0 : 1'bz; end
endmodule
Это к нему тест:
module test_tb;
reg OSC40,RST,PRG;
wire F20M,MD0,MD2,F16M;
test mytest (F20M,F16M,MD2,MD0,OSC40,RST,PRG);
initial //Clock generator
begin OSC40=0; #12 forever #13 OSC40=!OSC40; end
initial //Test stimulus
begin
RST = 1; PRG=0;
#25 RST = 0;
#50 RST = 1;
#60 PRG=1;
#75 RST = 0;
#100 RST = 1;
#50000 $stop;
end
endmodule
Behavioral моделирование проходит номально
Пытаюсь запустить post-fit моделирование, вываливаются сообщения
WARNING:Simulator:144 - Cannot find block UUT.
WARNING:Simulator:144 - Cannot find block UUT.
WARNING:Simulator:144 - Cannot find block UUT.
ERROR:Simulator:29 - at 0 ns : Can not find hierarchical name \OSC40_II/FCLK_0 .
При попытке сделать тоже самое через моделсим - имеем аналогичную ситуацию, post-fit не идет.
Все настройки - по умочанию.
Может каких библиотек не хватает?
|
|
E-mail: 
info@telesys.ru
