Отправлено std-logic 26 января 2006 г. 07:08 В ответ на: Приведите сообщение синтезатора полностью. Телепаты в отпуске. отправлено <font color=gray>andrew_b</font> 25 января 2006 г. 14:59

Clock Information:
------------------
-----------------------------------+------------------------+-------+
Clock Signal | Clock buffer(FF name) | Load |
-----------------------------------+------------------------+-------+
CLK | BUFGP | 1186 |
U4/_n02111(U4/_n02111:O) | BUFG(*)(U4/_n0002_23) | 75 |
U4/VSO1:Q | BUFG | 72 |
-----------------------------------+------------------------+-------+
(*) This 1 clock signal(s) are generated by combinatorial logic,
and XST is not able to identify which are the primary clock signals.
Please use the CLOCK_SIGNAL constraint to specify the clock signal(s) generated by combinatorial logic.

На клок CLK констрэйнт CLOCK_SIGNAL задан, это ни на что не повлияло...
Собственно, вопрос: почему синтезер может создавать дополнительные клоки? Точнее даже так: почему он подключает ко входу синхронизации каких-то флипфлопов выходы комбинаторной логики, хотя все поведение описано в пределах одного КЛОК ПРОЦЕССа?

• Ответ: — zlyh   (27.01.2006 10:17 194.186.73.78, 247 байт)
• Странно... Во-первых, надо смотреть весь код. Если разводится, то можно посмотреть в FPGAEditor, как там этот клок генерируется. — andrew_b   (26.01.2006 13:02 80.82.63.185, пустое)

E-mail: info@telesys.ru