[an error occurred while processing this directive]
(+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
cdg 30 января 2006 г. 13:42
В ответ на: подскажите по verilog(+) отправлено
<font color=gray>discreet</font> 30 января 2006 г. 12:59
С синтаксисом явные проблемы... 1)Где Вы видели объявление регистров внутри блока always? 2)Границы шин(wire, reg) не могут содержать переменных выражений в соответсвии со стандартом языка, используйте операции сдвига >> << и маски.