|
|
Тут я бы смотрел исходя из конкретных задержек. Какая задержка данных "другой части схемы" от входного клока? Может и оттягивать ничего не надо. ПЛИСа какая?
Самое простое бывает можно сдвинуть на пол клока данные или клок. И п.1 на этом иссякает. Или опорный клок 240 МГц?
timing constraints не помогают?.
А п3 и п4 зависит от "переносимости", "гибкости" и т.п.
|
|
E-mail: 
info@telesys.ru
