[an error occurred while processing this directive]
Для написания сложных тесбенчей. Фактически - интерфейс между С и verilog. Дает большую гибкость (т.к. С), чем оригинальный верилог. К ассертам и формальной верификации никакого отношения не имеет.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Gate 16 февраля 2006 г. 23:10
В ответ на: PLI в Verilog (+) отправлено
Doka 16 февраля 2006 г. 18:08