[an error occurred while processing this directive]
|
Каждой задаче - свои инструменты. Тому, что в кремниевых проектах Verilog используется больше, чем VHDL, может быть несколько различных объяснений. Например, это может объясняться консерватизмом отрасли. Или тем, что при синтезе для кремния можно потратиться гораздо больше на кодирование, чтобы добиться слегка лучшей оптимизации. Я ведь не спорю: чем примитивнее язык - тем проще его синтезировать. В конце концов, и препроцессор для шины можно написать за отдельные деньги. Только я люблю, чтобы компьютер за меня работал. Какие именно есть особенности в Verilog как языке, которые позволяют оптимизировать его лучше, кроме, возможно, больших затрат на него проектировщиков этих синтезаторов?
E-mail: info@telesys.ru