Отправлено iosifk. 03 марта 2006 г. 09:27 В ответ на: Ищу схему JTAG Parallel Cable IV (Xilinx) отправлено stv 03 марта 2006 г. 09:16

Тот, который предпоследний - в нем просто шинник. Передача ведется побитно.
А тот который последний - в нем стоит CPLD и туда пишутся данные и управление. Данные пишутся уже не по-битно, а байтно и сдвигаются аппаратно а CPLD. Поэтому он работает быстрее. Но я ничего не нашел о адресации, назначении регистров и пр. Тоже и с USB. Они все закрыли.
Ну а про согласование уровней у них написано в даташитах.
Если что-то узнаете, напишите мне.

• а про то чтобы impact начал работать с IV кабелем, не в режиме совместимости с III - не знаете как? — yes   (03.03.2006 13:46 87.236.81.130, пустое)
  • А возможно в BIOS надо разрешить режим EPP, тогда будет быстрее. — iosifk.   (03.03.2006 14:15 62.16.102.166, пустое)
    • Для LPT - режим EPP. — iosifk.   (03.03.2006 14:16 62.16.102.166, пустое)
      • пытался и ECP и EPP... может ЕРР какой-то нужен хитрый... ксайлинс вроде ЕСР рекомендует — yes   (03.03.2006 16:46 87.236.81.130, 66 байт)

E-mail: info@telesys.ru