[an error occurred while processing this directive]
|
я у себя как-то не замечаю таких странных вещей... У меня болтаются тест-ебнчи и результаты их прогона - .vcd файлы... Ну и логи от статического тайминг-анализа. Тест-бенчи они вериложные... Логи - текстовые... Рассмотрение блок-схем произвожу только в результатах синтеза, если появляются какие-то проблемы, но это очень и очень редко. А осцилограммы лежат от аналоговых запчастей, но аналог он на то и аналог, чтобы в схематике изначально быть.
E-mail: info@telesys.ru