[an error occurred while processing this directive]
Обязательно через двухпортовую память? А не нет ли у Спартана Asynchronous-Fifo только с RD-WR (без тактовой)?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
|
Отправлено
IgorK 18 мая 2006 г. 00:23
В ответ на: Нужна подсказка... Хотелось бы сделать межпропроцессорный обмен (процессоров 2, они одинаковые) через буфер - блоки памяти Spartan3 сконфигурированные в режим двухпортовой памяти. Однако есть одна загвоздка: из процессоров не выходит наружу тактовый сигнал (порождается он, встроенным в процессор PLL), а память внутри ПЛИС, как известно, синхронная. Собственно, вопрос - откуда взять тактовый сигнал? Обмен на шине процессоров идёт на частоте 92 МГц, (шина самая обыкновенная адрес, данные, WR, RD, отправлено
<font color=gray>Vincent Vega</font> 17 мая 2006 г. 22:46
|
|
|
|
Когда-то делал связь двух FPGA на обычной двухпортовой памяти IDTxxxx.
P.S. А восстановить какой-то стабильный детерминированный clock для интерфейса думаю не получится...
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
E-mail:
info@telesys.ru