Отправлено zlyh 18 мая 2006 г. 09:12 В ответ на: Нужна подсказка... Хотелось бы сделать межпропроцессорный обмен (процессоров 2, они одинаковые) через буфер - блоки памяти Spartan3 сконфигурированные в режим двухпортовой памяти. Однако есть одна загвоздка: из процессоров не выходит наружу тактовый сигнал (порождается он, встроенным в процессор PLL), а память внутри ПЛИС, как известно, синхронная. Собственно, вопрос - откуда взять тактовый сигнал? Обмен на шине процессоров идёт на частоте 92 МГц, (шина самая обыкновенная адрес, данные, WR, RD, отправлено <font color=gray>Vincent Vega</font> 17 мая 2006 г. 22:46

Похоже на то что всё асинхронно. Тогда тупо сэмплированием.

Другой вариант. Иногда в описаниях говорят что данные помещаются в latch и enable-ом для этой latch служит (пусть) RD, но все тайминги приводятся относительно (заднего) фронта RD, тогда я бы его завёл на клок.
WR на другой клок, и два FIFO в обе стороны. (Здесь уже без ДЛЛей и ПЛЛей.)

А лучше http://www.telesys.ru/wwwboards/fpga/267/messages/19235.shtml . Неужели у проца нет синхронного режима относительно внешней тактовой?

E-mail: info@telesys.ru