|
|
Пожалуйста, подскажите как можно Alter-овский выход LVDS сделать отключаемым, аналогично TRI-state состоянию в КМОП/ТТЛ. Подойдёт отключение любым способом - или в TRI-state или выключить выход.
FPGA семейств: Ciclone, Stratix, etc
За ссылку так же бужу благодарен.
P.S.
Очень не хочется ставить много внешних буферов с таким управлением, а по документации и Help как это делать и моно ли делать вообще, найти не удалось :(
|
|
E-mail: 
info@telesys.ru
